封裝過程為：

來自晶圓前道工藝的晶圓通過劃片工藝后，被切割為小的晶片（Die），然后將切割好的晶片用膠水貼裝到相應(yīng)的基板（引線框架）架的小島上，再利用超細(xì)的金屬（金、錫、銅、鋁）導(dǎo)線或者導(dǎo)電性樹脂將晶片的接合焊盤（Bond Pad）連接到基板的相應(yīng)引腳（Lead）,并構(gòu)成所要求的電路；然后再對獨立的晶片用塑料外殼加以封裝保護(hù)，塑封之后，還要進(jìn)行一系列操作，如后固化（切筋和成型（Trim&Form）、電鍍（Plating）以及打印等工藝。封裝完成后進(jìn)行成品測試，通常經(jīng)過入檢（Incoming）、測試（Test）和包裝（Packing）等工序，后入庫出貨。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測試 包裝出貨。

芯片級封裝CSP

幾年之前封裝本體面積與芯片面積之比通常都是幾倍到幾十倍，但近幾年來有些公司在BGA、TSOP的基礎(chǔ)上加以改進(jìn)而使得封裝本體面積與芯片面積之比逐步減小到接近1的水平，所以就在原來的封裝名稱下冠以芯片級封裝以用來區(qū)別以前的封裝。

人們對芯片級封裝還沒有一個統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。開發(fā)應(yīng)用為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設(shè)計小巧的掌上型消費類電子裝置。

CSP封裝具有以下特點：解決了IC裸芯片不能進(jìn)行交流參數(shù)測試和老化篩選的問題；封裝面積縮小到BGA的1/4至1/10；延遲時間縮到極短；CSP封裝的內(nèi)存顆粒不僅可以通過PCB板散熱，還可以從背面散熱，且散熱效率良好。就封裝形式而言，它屬于已有封裝形式的派生品，因此可直接按照現(xiàn)有封裝形式分為四類：框架封裝形式、硬質(zhì)基板封裝形式、軟質(zhì)基板封裝形式和芯片級封裝。

表面貼裝型

PGA在封裝的底面有陳列狀的引腳，其長度從1.5mm到2.0mm。貼裝采用與印刷基板碰焊的方法，因而也稱為碰焊PGA。因為引腳中心距只有1.27mm，比插裝型PGA小一半，所以封裝本體可制作小一些，而引腳數(shù)比插裝型多(250～528)，是大規(guī)模邏輯LSI用的封裝形式。封裝的基材有多層陶瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)，以多層陶瓷基材制作的封裝已經(jīng)實用化。

有機(jī)管引腳矩陣式封裝OPGA。這種封裝的基底使用的是玻璃纖維，類似印刷電路板上的材料。此種封裝方式可以降低阻抗和封裝成本。