高速電路設(shè)計(jì)面臨的問(wèn)題

電磁兼容性

國(guó)家標(biāo)準(zhǔn)GB/T 4365—1995《電磁兼容術(shù)語(yǔ)》對(duì)電磁兼容定義為：“設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中的任何事物構(gòu)成不能承受的電磁騷擾的能力”。它包括兩方面的含義：

● 設(shè)備、分系統(tǒng)或系統(tǒng)不應(yīng)產(chǎn)生超過(guò)標(biāo)準(zhǔn)或規(guī)范規(guī)定的電磁騷擾發(fā)射限值，電磁騷擾發(fā)射是從騷擾源向外發(fā)出電磁能量的現(xiàn)象，它是引起電磁干擾的原因。

● 設(shè)備、分系統(tǒng)或系統(tǒng)應(yīng)滿(mǎn)足標(biāo)準(zhǔn)或規(guī)范規(guī)定的電磁敏感性限值或抗擾度限值的要求，電磁敏感性是指存在電磁騷擾的情況下，設(shè)備、分系統(tǒng)或系統(tǒng)不能避免性能降低的能力，抗擾度是指設(shè)備、分系統(tǒng)或系統(tǒng)面臨電磁騷擾不降低運(yùn)行性能的能力。

一般電子系統(tǒng)的電磁兼容設(shè)計(jì)，依據(jù)其設(shè)計(jì)的重要性可以分為3個(gè)層次：器件及PCB一級(jí)的設(shè)計(jì)、接地系統(tǒng)的設(shè)計(jì)及屏蔽系統(tǒng)設(shè)計(jì)和濾波設(shè)計(jì)。

僅僅觀(guān)察下面的一些內(nèi)容，就可以了解電磁兼容對(duì)于PCB的重要性：

● 時(shí)鐘產(chǎn)生電路，塑料封裝內(nèi)部元件的輻射，不正確的布線(xiàn)，太大尺寸的走線(xiàn)，不良的阻抗控制都可能成為電磁輻射源。

● PCB上的元件可能是射頻能量的接1收器，它們很容易從“I/O”電纜接收有害的輻射1干擾，并將這個(gè)有害能量傳送到容易受損的電路和設(shè)備中。

電源完整性

電源完整性（Power Integrity，PI）是指系統(tǒng)運(yùn)行過(guò)程中電源波動(dòng)的情況，或者說(shuō)電源波形的質(zhì)量。在高速數(shù)字電路中，當(dāng)數(shù)字集成電路上電工作時(shí)，它內(nèi)部的門(mén)電路輸出會(huì)發(fā)生從高到低或者從低到高的狀態(tài)轉(zhuǎn)換，這時(shí)會(huì)產(chǎn)生一個(gè)瞬間變化的電流Δi，這個(gè)電流在流經(jīng)返回路徑上存在的電感時(shí)會(huì)形成交流壓降，從而引起地彈噪聲，當(dāng)同時(shí)發(fā)生狀態(tài)轉(zhuǎn)換的輸出緩沖器較多時(shí)，這個(gè)壓降將足夠大，從而導(dǎo)致電源完整性問(wèn)題。

事實(shí)上，高速PCB的信號(hào)完整性、電源完整性和電磁兼容這三個(gè)方面是互相作用和影響的。良好的電源完整性有利于信號(hào)完整性和電磁兼容；良好的信號(hào)完整性不僅可以降低PCB對(duì)外界的電磁輻射，而且還增強(qiáng)了PCB對(duì)外部電磁干擾的抗擾度；而良好的電磁兼容有利于信號(hào)完整性的保持，實(shí)際設(shè)計(jì)中應(yīng)統(tǒng)籌考慮。

背鉆制作工藝流程？

a、提供PCB，PCB上設(shè)有定位孔，利用所述定位孔對(duì)PCB進(jìn)行一鉆定位并進(jìn)行一鉆鉆孔；

b、對(duì)一鉆鉆孔后的PCB進(jìn)行電鍍，電鍍前對(duì)所述定位孔進(jìn)行干膜封孔處理；

c、在電鍍后的PCB上制作外層圖形；

d、在形成外層圖形后的PCB上進(jìn)行圖形電鍍，在圖形電鍍前對(duì)所述定位孔進(jìn)行干膜封孔處理；

e、利用一鉆所使用的定位孔進(jìn)行背鉆定位，采用鉆刀對(duì)需要進(jìn)行背鉆的電鍍孔進(jìn)行背鉆；

f、背鉆后對(duì)背鉆孔進(jìn)行水洗，清除背鉆孔內(nèi)殘留的鉆屑。

高速PCB設(shè)計(jì)--并聯(lián)終端匹配

在信號(hào)源端阻抗很小的情況下，通過(guò)增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線(xiàn)的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。

匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對(duì)單電阻形式來(lái)說(shuō)，負(fù)載端的并聯(lián)電阻值必須與傳輸線(xiàn)的特征阻抗相近或相等；對(duì)雙電阻形式來(lái)說(shuō)，每個(gè)并聯(lián)電阻值為傳輸線(xiàn)特征阻抗的兩倍。

并聯(lián)終端匹配優(yōu)點(diǎn)是簡(jiǎn)單易行，顯而易見(jiàn)的缺點(diǎn)是會(huì)帶來(lái)直流功耗：?jiǎn)坞娮璺绞降闹绷鞴呐c信號(hào)的占空比緊密相關(guān)；雙電阻方式則無(wú)論信號(hào)是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

常見(jiàn)應(yīng)用：以高速信號(hào)應(yīng)用較多。

（1）DDR、DDR2等SSTL驅(qū)動(dòng)器。采用單電阻形式，并聯(lián)到VTT（一般為IOVDD的一半）。其中DDR2數(shù)據(jù)信號(hào)的并聯(lián)匹配電阻是內(nèi)置在芯片中的。

（2）TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設(shè)備端并聯(lián)到IOVDD，單端阻抗為50歐姆（差分對(duì)間為100歐姆)。