初學(xué)者的十大PCB布線技巧

有一句老話：PCB設(shè)計(jì)是90％的布局和10％的布線。 今天仍然是這樣，組件的放置將決定布線將花費(fèi)多少時(shí)間，但這并不意味著布線PCB不再那么重要。 這只是您在每項(xiàng)活動(dòng)上花費(fèi)多少時(shí)間的問題。

如果這是您初次進(jìn)行PCB布局，那么看到混亂的模樣可能有點(diǎn)嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧，可以使您的初次PCB布局成功。

貼士4 –在跡線之間留出足夠的空間

請務(wù)必在PCB布局的所有走線和焊盤之間留出足夠的空間。為什么？如果將所有物品捆扎得太緊，則在制造電路板時(shí)會(huì)冒短路的危險(xiǎn)，并且會(huì)無意間連接走線。

請記住，PCB制造工藝并非100％精1確，因此您始終需要在組件焊盤和走線之間留出一些余地以保持安全。作為Zui低要求，我們建議在板上所有相鄰的焊盤和走線之間始終留有0.007英寸至0.010英寸的間隙。

設(shè)計(jì)PCB電路板的10個(gè)簡單步驟

如何設(shè)計(jì)PCB板并不容易。 其他工程師花了一些時(shí)間來學(xué)習(xí)PCB設(shè)計(jì)的技巧，您可以從他們的經(jīng)驗(yàn)中受益。 如果您不熟悉PCB設(shè)計(jì)，并且仍在學(xué)習(xí)線路板設(shè)計(jì)，我們已經(jīng)整理了10個(gè)重要步驟，可用于為幾乎所有應(yīng)用程序創(chuàng)建現(xiàn)代PCB布局。

任何工程設(shè)計(jì)都有很多內(nèi)容。 任何新的電子設(shè)備都將以框圖和/或一組電子原理圖開始。 原理圖完成并驗(yàn)證后，您可以按照以下步驟在PCB設(shè)計(jì)軟件中創(chuàng)建現(xiàn)代PCB布局。 以下是PCB布局和設(shè)計(jì)步驟的完整列表：

1，創(chuàng)建原理圖,

2，創(chuàng)建空白的PCB布局

3，原理圖捕獲：鏈接到您的PCB,

4，設(shè)計(jì)PCB疊層

5，定義設(shè)計(jì)規(guī)則和DFM要求,

6，放置元件

7，插入鉆孔,

8，布線跟蹤

9，添加標(biāo)簽和標(biāo)識符,

10，生成設(shè)計(jì)文件

步驟5：定義設(shè)計(jì)規(guī)則和DFM要求

PCB設(shè)計(jì)規(guī)則類別的種類很多，您可能不需要為每個(gè)設(shè)計(jì)使用所有這些可用規(guī)則。 您可以通過在下面的PCB規(guī)則和約束編輯器中的列表中右鍵單擊有問題的規(guī)則來選擇/取消選擇單個(gè)規(guī)則。

您確實(shí)使用的規(guī)則，尤其是用于制造的規(guī)則，應(yīng)符合PCB制造商設(shè)備的規(guī)格和公差。 諸如阻抗控制設(shè)計(jì)和許多高速/高頻設(shè)計(jì)之類的高1級設(shè)計(jì)可能需要遵循非常具體的設(shè)計(jì)規(guī)則，以確保您的產(chǎn)品正常工作。 始終檢查您的組件數(shù)據(jù)表以了解這些設(shè)計(jì)規(guī)則。

高速PCB設(shè)計(jì)--并聯(lián)終端匹配

在信號源端阻抗很小的情況下，通過增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。

匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來說，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等；對雙電阻形式來說，每個(gè)并聯(lián)電阻值為傳輸線特征阻抗的兩倍。

并聯(lián)終端匹配優(yōu)點(diǎn)是簡單易行，顯而易見的缺點(diǎn)是會(huì)帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關(guān)；雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

常見應(yīng)用：以高速信號應(yīng)用較多。

（1）DDR、DDR2等SSTL驅(qū)動(dòng)器。采用單電阻形式，并聯(lián)到VTT（一般為IOVDD的一半）。其中DDR2數(shù)據(jù)信號的并聯(lián)匹配電阻是內(nèi)置在芯片中的。

（2）TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設(shè)備端并聯(lián)到IOVDD，單端阻抗為50歐姆（差分對間為100歐姆)。