IC測(cè)試過(guò)程IC測(cè)試一般它分為兩大部分：前道工序和后道工序。前道工序?qū)⒋植诘墓璧V石轉(zhuǎn)變成高純度的單晶硅。在Wafer上制造各種IC元件。測(cè)試Wafer上的IC芯片。后道工序?qū)afer（晶圓）劃片（進(jìn)行切割）對(duì)IC芯片進(jìn)行封裝和測(cè)試。設(shè)計(jì)公司主要目標(biāo)是根據(jù)市場(chǎng)需求來(lái)進(jìn)行芯片研發(fā)，在整個(gè)設(shè)計(jì)過(guò)程中，需要一直考慮測(cè)試相關(guān)的問(wèn)題。

表面貼裝型PGA在封裝的底面有陳列狀的引腳，其長(zhǎng)度從1.5mm到2.0mm。貼裝采用與印刷基板碰焊的方法，因而也稱(chēng)為碰焊PGA。因?yàn)橐_中心距只有1.27mm，比插裝型PGA小一半，所以封裝本體可制作小一些，而引腳數(shù)比插裝型多(250～52，是大規(guī)模邏輯LSI用的封裝形式。封裝的基材有多層陶瓷基板和玻璃環(huán)氧樹(shù)脂印刷基數(shù)，以多層陶瓷基材制作的封裝已經(jīng)實(shí)用化。

收縮型雙列直插式封裝SKDIP。形狀與DIP相同，但引腳中心距為1。778mm小于DIP(2。54mm)，引腳數(shù)一般不超過(guò)100，材料有陶瓷和塑料兩種。引腳矩陣封裝PGA它是在DIP的基礎(chǔ)上，為適應(yīng)高速度、多引腳化(提高組裝密度)而出現(xiàn)的。此封裝其引腳不是單排或雙排，而是在整個(gè)平面呈矩陣排布，在芯片的內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列，與DIP相比，在不增加引腳間距的情況下，可以按近似平方的關(guān)系提高引腳數(shù)。

隨著行業(yè)傾向于使用小芯片構(gòu)建模塊的異構(gòu)設(shè)計(jì)范例，平臺(tái)級(jí)互連變得非常重要。BEoL區(qū)的S1應(yīng)力分量(MPa)-獨(dú)立配置一旦組裝到主板上后，應(yīng)力區(qū)域特性接近在標(biāo)準(zhǔn)倒裝片配置上觀察到的應(yīng)力區(qū)域。在外層焊球區(qū)域觀察到應(yīng)力值，因?yàn)橥鈱雍盖虻街行渣c(diǎn)(DNP)(即封裝中心)的距離遠(yuǎn)。焊球下面的應(yīng)力分布受焊球至封裝中心的相對(duì)位置的影響。