很多實驗研究發(fā)現(xiàn)，鈍化層或底層、濕氣滲透和/或裸片邊緣離層是晶圓級封裝常見的熱機械失效模式。此外，裸片邊緣是一個特別敏感的區(qū)域，我們必須給予更多的關(guān)注。事實上，扇入型封裝裸片是暴露于空氣中的（裸片周圍沒有模壓復合物覆蓋），容易被化學物質(zhì)污染或發(fā)生現(xiàn)象。所涉及的原因很多，例如晶圓切割工序未經(jīng)優(yōu)化，密封環(huán)結(jié)構(gòu)缺陷(密封環(huán)是指裸片四周的金屬花紋，起到機械和化學防護作用)。全球競爭格局：封測環(huán)節(jié)是我國較早進入半導體的領(lǐng)域，同時也是中國半導體行業(yè)目前發(fā)展較為成熟、增長較為穩(wěn)定，未來比較有希望實現(xiàn)國產(chǎn)替代的領(lǐng)域。此外，由于焊球非?？拷g化層，焊球工序與線路后端?？赡軙嗷ビ绊?。

BEoL區(qū)的S1 應力分量(MPa)  - 獨立配置

一旦組裝到主板上后，應力區(qū)域特性接近在標準倒裝片配置上觀察到的應力區(qū)域。在外層焊球區(qū)域觀察到應力值，因為外層焊球到中性點(DNP)(即封裝中心)的距離遠。焊球下面的應力分布受焊球至封裝中心的相對位置的影響。因此，壓縮力和拉伸力區(qū)域方向隨焊球位置不同而變化。
與獨立封裝相比，已焊接的焊球使焊盤受到更大的應力。晶圓VS封裝測試競爭格局對比：20多年前開發(fā)了一款嵌入式CIS到現(xiàn)在，CIS行業(yè)沒有真正新進入的玩家，只有現(xiàn)在市場上主要的兩款，其他的小公司都是從這3家公司里面跳槽或者挖團隊建立起來的。不過，無論封裝尺寸多大，裸片和聚會物邊緣受到的應力都會保持不變。

表面貼片封裝是從引腳直插式封裝發(fā)展而來的，主要優(yōu)點是降低了PCB電路板設計的難度，同時它也大大降低了其本身的尺寸大小。用這種方法焊上去的芯片，如果不用工具是很難拆卸下來的。多芯片模塊系統(tǒng)。它是把多塊的IC芯片安裝在一塊多層高密度互連襯底上，并組裝在同一個封裝中。它和CSP封裝一樣屬于已有封裝形式的派生品。WLCSP生產(chǎn)周期和成本大幅下降，芯片所需引腳數(shù)減少，提高了集成度；引腳產(chǎn)生的電磁干擾幾乎被消除，采用此封裝的內(nèi)存可以支持到800MHz的頻率，容量可達1GB，所以它號稱是未來封裝的主流。具體做法是，采用與扇出型封裝相同的制程，給裸片加一保護層(幾十微米厚)，將其完全封閉起來，封裝大小不變，只是增加了一個機械保護罩。它的不足之處是芯片得不到足夠的保護。

幾年之前封裝本體面積與芯片面積之比通常都是幾倍到幾十倍，但近幾年來有些公司在BGA、TSOP的基礎(chǔ)上加以改進而使得封裝本體面積與芯片面積之比逐步減小到接近1的水平，所以就在原來的封裝名稱下冠以芯片級封裝以用來區(qū)別以前的封裝。PWB兩面可以形成不同的電路，采用整體回流焊等方式可使兩面上搭載的全部元器件一次鍵合完成，便于自動化操作，實裝的可靠性也有保證。這是普遍采用的封裝形式。封裝完成后進行成品測試，通常經(jīng)過入檢、測試和包裝等工序，后入庫出貨。封裝測試市場前景一片大好傳統(tǒng)封裝測試市場在2019-2025年將增長1。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測試 包裝出貨。