數(shù)IC設(shè)計(jì)產(chǎn)品類型？

對于當(dāng)今所有的IC設(shè)計(jì)，DC Ultra 是可以利用的的綜合平臺。uRegion(III)被稱為磨耗期（Wear-Outperiod）在這個(gè)階段failurerate會快速升高，失效的原因就是產(chǎn)品的長期使用所造成的老化等。它擴(kuò)展了DC Expert的功能，包括許多的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在的時(shí)間內(nèi)完成。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術(shù)， DC Ultra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

DFT Compiler

DFT Compiler提供獨(dú)創(chuàng)的“一遍測試綜合”技術(shù)和方案。Region(II)被稱為使用期（Usefullifeperiod）在這個(gè)階段產(chǎn)品的failurerate保持穩(wěn)定，失效的原因往往是隨機(jī)的，比如溫度變化等等。它和Design Compiler 、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強(qiáng)大的掃描式可測性設(shè)計(jì)分析、綜合和驗(yàn)證技術(shù)。DFT Compiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期，很快而且方便的實(shí)現(xiàn)高質(zhì)量的測試分析，確保時(shí)序要求和測試覆蓋率要求同時(shí)得到滿足。DFT Compiler同時(shí)支持RTL級、門級的掃描測試設(shè)計(jì)規(guī)則的檢查，以及給予約束的掃描鏈插入和優(yōu)化，同時(shí)進(jìn)行失效覆蓋的分析。

Power Compiler

Power Compiler?提供簡便的功耗優(yōu)化能力，能夠自動將設(shè)計(jì)的功耗化，提供綜合前的功耗預(yù)估能力，讓設(shè)計(jì)者可以更好的規(guī)劃功耗分布，在短時(shí)間內(nèi)完成低功耗設(shè)計(jì)。1奈米，在10奈米的情況下，一條線只有不到100顆原子，在制作上相當(dāng)困難，而且只要有一個(gè)原子的缺陷，像是在制作過程中有原子掉出或是有雜質(zhì)，就會產(chǎn)生不的現(xiàn)象，影響產(chǎn)品的良率。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業(yè)界可以同時(shí)優(yōu)化時(shí)序、功耗和面積的綜合工具。

FPGA Compiler II

FPGA Compiler II是一個(gè)專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具，可以根據(jù)設(shè)計(jì)者的約束條件，針對特定的FPGA結(jié)構(gòu)（物理結(jié)構(gòu)）在性能與面積方面對設(shè)計(jì)進(jìn)行優(yōu)化，自動地完成電路的邏輯實(shí)現(xiàn)過程，從而大大降低了FPGA設(shè)計(jì)的復(fù)雜度。質(zhì)量（Quality）就是產(chǎn)品性能的測量，它回答了一個(gè)產(chǎn)品是否合乎規(guī)格（SPEC）的要求，是否符合各項(xiàng)性能指標(biāo)的問題。

數(shù)字IC產(chǎn)品性能評價(jià)

當(dāng)今的信息社會是數(shù)字化的社會，是數(shù)字IC(微處理器、存儲器、標(biāo)準(zhǔn)邏輯電路)廣泛應(yīng)用的社會。主要的工具有：LEDALEDA是可編程的語法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。面對龐大的數(shù)字IC產(chǎn)品，如何客觀的、定量的評價(jià)它的性能水平成了一項(xiàng)重要任務(wù)。當(dāng)前，對數(shù)字IC產(chǎn)品的評價(jià)多是依據(jù)單一指標(biāo)，或是一些主觀性評價(jià)，缺乏科學(xué)、系統(tǒng)、客觀的綜合評價(jià)，后得到的評價(jià)結(jié)論通用性差，不利于進(jìn)行水平對比。

 針對這種現(xiàn)狀，研究了數(shù)字IC產(chǎn)品性能評價(jià)模型，并著重探討了數(shù)字IC產(chǎn)品性能的指標(biāo)體系的構(gòu)建、評價(jià)模型方法分析與BP-PCA評價(jià)模型三個(gè)方面的內(nèi)容。Filler指的是標(biāo)準(zhǔn)單元庫和I/OPad庫中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴(kuò)散層連接起來，滿足DRC規(guī)則和設(shè)計(jì)需要。首先提出了數(shù)字IC產(chǎn)品性能評價(jià)指標(biāo)體系應(yīng)具有的功能、設(shè)計(jì)時(shí)的思想原則，并根據(jù)這些思想原則建立了初步的數(shù)字IC產(chǎn)品的指標(biāo)體系；然后分析了傳統(tǒng)單一的PCA模型評價(jià)時(shí)的不足，并提出了改進(jìn)評價(jià)模型的兩種思路。

在對比這兩種思路之后，創(chuàng)新性地提出了BP-PCA評價(jià)模型；后，深入研究了BP-PCA評價(jià)模型，并構(gòu)建了一個(gè)綜合的、系統(tǒng)的數(shù)字IC評價(jià)模型。net）更重要的是，藉由這個(gè)方法可以增加Gate端和下層的接觸面積。通過該方法模型，能夠模擬專家評價(jià)的方式以對任何數(shù)字IC產(chǎn)品進(jìn)行評價(jià)，是客觀性和現(xiàn)實(shí)性的統(tǒng)一。實(shí)證研究表明，應(yīng)用BP-PCA建模方法建立的評價(jià)模型，不僅具有良好的評價(jià)效果、較好的通用、開放性與時(shí)新性等特點(diǎn)，而且可操作性很強(qiáng)。

ESD保護(hù)電路的數(shù)字邏輯芯片檢測

數(shù)字電子技術(shù)是普通高校電子類相關(guān)專業(yè)的必修課程,主要包含組合邏輯電路和時(shí)序邏輯電路兩部分內(nèi)容及其應(yīng)用。NanoSim(Star-SIMXT)NanoSim集成了業(yè)界的電路技術(shù)，支持Verilog-A和對VCS器的接口，能夠進(jìn)行電路的工具，其中包括存儲器和混合信號的。數(shù)字電子技術(shù)又是一門實(shí)踐性很強(qiáng)的課程,需要學(xué)生動手做實(shí)驗(yàn)來加深對數(shù)字邏輯芯片工作原理的理解。數(shù)字電路實(shí)驗(yàn)離不開數(shù)字邏輯芯片,很多高校每年都會采購一批數(shù)字邏輯芯片,芯片復(fù)用率很低,造成了數(shù)字邏輯芯片的嚴(yán)重浪費(fèi)。

數(shù)字電路實(shí)驗(yàn)會使用到許多不同類型的數(shù)字邏輯芯片。對電路的要求不同數(shù)電：是實(shí)現(xiàn)輸入輸出的數(shù)字量之間實(shí)現(xiàn)一定的邏輯關(guān)系。由于儲存方法不當(dāng)、實(shí)驗(yàn)平臺不完善、學(xué)生不規(guī)范操作等原因,數(shù)字邏輯芯片經(jīng)常發(fā)生損壞。由于其故障類型多樣、檢測過程繁瑣,因此實(shí)驗(yàn)室管理人員難以及時(shí)排查故障芯片。本文基于芯片ESD保護(hù)原理、故障字典法研究設(shè)計(jì)了一種數(shù)字邏輯芯片自動化檢測系統(tǒng)。該系統(tǒng)可檢測數(shù)字邏輯芯片是否有短路、斷路和邏輯功能錯誤等故障,并可確定具體的故障引腳位置,通過LCD液晶屏或上位機(jī)將檢測結(jié)果展示給用戶。經(jīng)過實(shí)際的試驗(yàn)和數(shù)據(jù)分析可以得出:該檢測系統(tǒng)可以較好地檢測數(shù)字邏輯芯片故障,單枚芯片檢測時(shí)間大約為3秒,且檢測準(zhǔn)確率高達(dá)99.4%、運(yùn)行功耗低至0.44W。非常適合在開設(shè)數(shù)字電子技術(shù)課程的高校中推廣應(yīng)用,同時(shí)也可用于芯片制造公司的成品檢測。