封裝過程為：

來自晶圓前道工藝的晶圓通過劃片工藝后，被切割為小的晶片（Die），然后將切割好的晶片用膠水貼裝到相應(yīng)的基板（引線框架）架的小島上，再利用超細的金屬（金、錫、銅、鋁）導(dǎo)線或者導(dǎo)電性樹脂將晶片的接合焊盤（Bond Pad）連接到基板的相應(yīng)引腳（Lead）,并構(gòu)成所要求的電路；然后再對獨立的晶片用塑料外殼加以封裝保護，塑封之后，還要進行一系列操作，如后固化（切筋和成型（Trim&Form）、電鍍（Plating）以及打印等工藝。封裝完成后進行成品測試，通常經(jīng)過入檢（Incoming）、測試（Test）和包裝（Packing）等工序，后入庫出貨。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測試 包裝出貨。

芯片級封裝CSP

幾年之前封裝本體面積與芯片面積之比通常都是幾倍到幾十倍，但近幾年來有些公司在BGA、TSOP的基礎(chǔ)上加以改進而使得封裝本體面積與芯片面積之比逐步減小到接近1的水平，所以就在原來的封裝名稱下冠以芯片級封裝以用來區(qū)別以前的封裝。

人們對芯片級封裝還沒有一個統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。開發(fā)應(yīng)用為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設(shè)計小巧的掌上型消費類電子裝置。

CSP封裝具有以下特點：解決了IC裸芯片不能進行交流參數(shù)測試和老化篩選的問題；封裝面積縮小到BGA的1/4至1/10；延遲時間縮到極短；CSP封裝的內(nèi)存顆粒不僅可以通過PCB板散熱，還可以從背面散熱，且散熱效率良好。就封裝形式而言，它屬于已有封裝形式的派生品，因此可直接按照現(xiàn)有封裝形式分為四類：框架封裝形式、硬質(zhì)基板封裝形式、軟質(zhì)基板封裝形式和芯片級封裝。

引腳矩陣封裝

PGA它是在DIP的基礎(chǔ)上，為適應(yīng)高速度、多引腳化(提高組裝密度)而出現(xiàn)的。此封裝其引腳不是單排或雙排，而是在整個平面呈矩陣排布，在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列，與DIP相比，在不增加引腳間距的情況下，可以按近似平方的關(guān)系提高引腳數(shù)。根據(jù)引腳數(shù)目的多少，可以圍成2圈-5圈，其引腳的間距為2.54mm，引腳數(shù)量從幾十到幾百。

PGA封裝具有以下特點：1.插拔操作更方便，可靠性高;2.可適應(yīng)更高的頻率;3.如采用導(dǎo)熱性良好的陶瓷基板，還可適應(yīng)高速度、大功率器件要求;4.由于此封裝具有向外伸出的引腳，一般采用插入式安裝而不宜采用表面安裝;5.如用陶瓷基板，價格又相對較高，因此多用于較為特殊的用途。它又分為陳列引腳型和表面貼裝型兩種。

 氣派科技主要業(yè)務(wù)為集成電路的封裝、測試業(yè)務(wù)。

氣派科技以集成電路封裝測試技術(shù)的研發(fā)與應(yīng)用為基礎(chǔ)，從事集成電路封裝、測試及提供封裝技術(shù)解決方案。國家科技重大專項“極大規(guī)模集成電路制造裝備及成套工藝”的支持下，封裝測試設(shè)備也在迅速的國產(chǎn)化。整個半導(dǎo)體產(chǎn)業(yè)鏈，大致可分為五個環(huán)節(jié)：設(shè)備與原材料供應(yīng)商——芯片設(shè)計原廠——晶圓制造商——封裝測試——應(yīng)用產(chǎn)品制造商。